フェライト厚膜を用いた DC-DC コンパータ用 プレーナインダクタ*

Planar Inductors with Ferrite Layers for DC-DC Converter









技術研究所 鉄粉・磁 究員(課長)・工博



Shigeru Yatabe (株)東芝 セミコンダクター社 **主務**

1 はじめに

(株)東芝

主務・工博

井上 哲夫

Tetsuo Inoue

セミコンダクター社

最近,小型携帯機器に搭載するための超小型 DC-DC コンパータ の検討が精力的に進められている1-3)。このとき,小型化,特に低 背化の鍵を握っているのがインダクタであり,従来の巻き線型フェ ライトインダクタにかわって、薄型化に優れるプレーナインダクタ が期待されている。Sato ら⁴は,電気めっきした厚膜銅コイルと FeCoBN 磁性膜を用いたプレーナインダクタを開発した。試作した インダクタは 7 MHz で Q = 15 を示し, 5 MHz でスイッチングする 降圧型 / 昇圧型コンバータに搭載したところ,約80%の効率を達 成した。Q値は $Q = 2\pi f L/R_{total}$ (f:周波数, L:インダクタンス, R_{total}:全損失抵抗)と定義され,一般に品質係数と呼ばれている。 全損失抵抗 R_{total} は, 導体の直流抵抗 R_{dc}, 導体の交流抵抗 R_{ac}, 磁 性層の損失(鉄損) R_{mag}を加えたものである。したがって,大きな インダクタンス L と小さな損失(抵抗)を実現すると大きな Q 値 が得られるため,プレーナインダクタにおいて,高Q値化は重要 な課題である。Sato らによって開発されたプレーナインダクタの 主な損失は,磁性膜に平行に入る磁束や,上下磁性膜間の垂直漏れ

溝口 徹彦 Tetsuhiko Mizoguchi 東芝マイクロエレクト ロニクス(株) 部長

要旨

スクリーン印刷,フォトリソグラフィ,電気めっき法により,フ ェライト厚膜を用いた新構造プレーナインダクタを開発した。スク リーン印刷法は,導体と導体の間をフェライトで充填した構造が可 能となる。この構造では、上下磁性層間を渡る磁束が導体を鎖交せ ず導体間のフェライト部分を流れるため,導体部分での渦電流損失 の低減が期待できる。試作したプレーナインダクタにおいては, 5 MHz での Q 値が 40~70 と,磁性薄膜型を凌駕する特性を達成し た。2次元有限要素法磁界解析を行ったところ,導体での渦電流損 失は,全損失の2.4%と小さいことが明らかとなった。

Synopsis:

Planar inductors with ferrite layers were fabricated by means of screen printing, photo-lithography and electroplating methods. Screen printing method enables to obtain coil spacing filled with ferrite. In this structure, since the perpendicular leakage magnetic flux preferentially passes through the coil spacing and bypass the copper coil, it is expected to decrease the eddy-current loss. Trial samples of planar inductor with ferrite layers achieved high quality factor Q of 40~70 at 5 MHz. Magnetic field analysis revealed that the eddy current loss of the copper coil was only 2.4% of the total loss.

磁束が,導体と磁性膜を横切る時に発生する渦電流に起因すると説 明されている。これらの渦電流損失を抑えるために,磁性膜の多 層化・分割化や導体の分割化構造を提案し、その効果が実証されて いる。Q = 15 はそれらの成果として得られたものである。Sugawara ら²⁾はパワー IC 上に、CoHfTaPd アモルファス磁性膜のプレ ーナインダクタを連続的に形成した薄膜インダクター体型 DC-DC コンバータを開発している。プレーナインダクタのインダクタンス Lと全損失抵抗 R_{total} は, それぞれ $0.96\,\mu\text{H}$, $4.2\,\Omega$ (Q = 4.3) であり, 3 MHz でスイッチングする降圧型コンバータにおいて約 80% の効 率を達成している。以上の先進的な開発に対し,市場に出回ってい る厚み 1mm 程度の伝統的なフェライト巻き線インダクタの Q 値 は 30 を超え,これを搭載した DC-DC コンバータは,90% 以上の 効率で動作するのが一般的である。今後, プレーナインダクタを搭 載した超小型 DC-DC コンパータの高効率化を進めるには,従来の 報告例を超えた高 Q 値インダクタの実現が必須となる。。本論文の 目的は, MHz 域でスイッチングする超小型 DC-DC コンバータのた めに,高Q値を目的として,磁性層をNiZnフェライトで置き換え,

^{*} 平成14年3月11日原稿受付

Conductor line	Structure	Single spiral	
		L/S (µm)	50/30
		Turn number	14
		Thickness (µm)	50, 70
	Material		Cu
Magnetic layer	Structure	$6000 imes 6000\mu{ m m}$	
		Thickness (µm)	40 (lower ferrite layer)
			100 (upper ferrite layer)
	Material	Composition (mol%)	NiO/CuO/ZnO/Fe ₂ O ₃ = 16/12/23/49
	Properties	Relative permeability	120 (lower ferrite layer)
			25 (upper ferrite layer)
		Coercivity (A/m)	330 (lower ferrite layer)
			1 400 (upper ferrite layer)
		Saturation magnetization (T)	0.46 (lower ferrite layer)
			0.23 (upper ferrite layer)
		Curie point (K)	540
		Resistivity (Ω cm)	108

Table 1 Specifications of a planar inductor



Fig. 1 Schematic view of a planar inductor with ferrite layers

かつ,導体間を同じフェライトで充填した,新規な構造のプレーナ インダクタを提案することである。

2 実験方法

2.1 損失低減へのアプローチ

試作プレーナインダクタは、5 MHz での励磁を想定して設計し た。模式図を Fig. 1 に示す。磁性体にフェライト厚膜を用いたこ とと,導体間をフェライトで充填したことが特徴である。この構造 では,上下フェライト層間の垂直漏れ磁束は比透磁率1の導体位置 を避けてフェライト混合物で埋められた導体間を優先的に通り,導 体での渦電流損失が減少すると期待できる。さらに, NiCuZn フェ ライトが絶縁体なため、磁性層での渦電流の発生も回避できる。試 作したインダクタの仕様を Table 1 にまとめる。プレーナインダク タは,銅スパイラルコイル導体と,それを上下に挟んだ NiCuZn フ ェライト層から構成されている。基板には Si ウエーハを用いた。 基板側の下部フェライトは焼結体であるが,上部フェライトおよび 導体と導体で挟まれた空間は,樹脂とフェライト粉末の混合物を採 用した。NiCuZn フェライトは Q 値が 5 MHz 以上で最大を示すも のとして, Table 1 に示す組成を用いた。このとき, 上部フェライ トの磁束密度は樹脂分だけ磁化が小さく透磁率も低いので、上部フ ェライト厚みを下部フェライトの2倍強として磁気特性の差を補っ た。NiCuZn フェライト層は磁気的に面内等方的なので,シングル スパイラルコイルを適用した。ここで 1 本の導体幅は 5 MHz での 表皮厚みの2倍程度としたため, ライン/スペースが 50 µm/30 µm の2分割,14 ターンと設計した。導体厚みは,50 µm と 70 µm の2 仕様を試みた。

2.2 試作工程

下部フェライトは Si 基板上にフェライト粉末を含有したペース トをスクリーン印刷した後,900~1000°C で焼成した。焼成後の 下部フェライト厚みは約 40µm である。引き続き,コイル電気め っきのための Cu シード層を下部フェライトの上に成膜した。その 上に厚膜レジストをスピンコートした後,露光・現像することで導 体パターンのレジストフレームを形成した。電気めっきを行った後, レジストの剥離を行った。導体ラインを分離するためのシード層エ ッチングを施した後,上部フェライトを印刷・硬化した。導体トッ プからの上部フェライト厚みは,約 100µm である。小振幅励磁特 性は LCR メータ (HP 4285A),直流パイアス特性はこれにパイアス 電流ソース (HP 42841A)を付属して測定した。大振幅励磁の評価は, B-H/Z アナライザ (HP E5060A) とパワーアンプ (YOKOGAWA 705810)の組み合わせで行った。コイルの直流抵抗 R_{dc}は,75 kHz, 無パイアス,小振幅励磁での,インピーダンス 2 から算出される直 流等価抵抗 R_c で代用した。

3 結果と考察

3.1 **小振幅励磁特性**

試作インダクタの断面写真を Photo 1 に示す。この観察結果か



100 µ1

Photo 1 Cross sectional view of a planar inductor



Fig. 2 Frequency dependence of inductance and Q factor



Fig. 3 Superimposed DC current characteristics of a planar inductor

ら,導体と導体の間隔にはフェライトペーストが充填された,期待 通りの構造を実現していることが分かった。面積は 6000× 6000 µm で, 基板を除いた厚みは 200~300 µm となった。導体厚 み $50 \,\mu\text{m}$ と $70 \,\mu\text{m}$ でのインダクタンス L と Q 値の周波数との関係 を Fig. 2 に示す (励磁電流 0.5 mA)。 5 MHz でのインダクタンス L は 1.4~1.5 µH で, 100 kHz での値に対するインダクタンス L の低 下は 5% 以内に抑えられた。Q 値は 5 MHz で最大を示しており, その値は導体厚み 50 µm, 70 µm に対してそれぞれ 40 と 70 であ った。両者の直流抵抗 R₄。は 0.67 Ω と 0.47 Ω であり, この差が Q 値の違いに反映されている。これまでに報告された磁性薄膜型イン ダクタの Q 値が,大きいものでも 154 ~ 205 であることから,開発 インダクタの Q 値はプレーナ構造としては,他に比べて非常に大 きな値である。試作したインダクタにおいて,全損失抵抗 R_{total} か ら導体の直流抵抗 R_{dc} を差し引いた値は 0.2~0.5 Ω と評価された。 これは磁性薄膜構造²⁾で報告されている 2.0⁴⁾~3.2²⁾の 1/4~1/10 程度と小さく、本研究で提案した構造が損失低減に有効に寄与して いると考えられる。そのメカニズムについては, 3.3 節で解析的に 議論する。インダクタンスLの直流バイアス特性を Fig. 3 に示す。 電流の増加とともに単調に低下し,インダクタンス L が 10% 低下 する時の直流バイアス電流は 750 mA と評価された。

3.2 大振幅励磁特性

プレーナインダクタを DC-DC コンバータのリアクトルとして使 う場合,直流バイアス状態で高周波大振幅励磁される。したがって, Fig. 2, 3 に示した小振幅励磁データのみでの議論は不十分で,より 大きな電流で励磁した結果をもとに議論することが重要である。 直流バイアス電流 $I_{dc} = 0$ mA および 500 mA における,インダクタ ンス $L \ge Q$ 値の交流電流 I_{ac} 依存性を Fig. 4, 5 に示す。周波数は 5 MHz である。インダクタンス L は 100 mA 付近までほぼ一定を示 し,それを超えるとわずかに増加した。一方, Q 値は交流電流 I_{ac}



Fig. 4 Dependence of coil current on inductance



の増加とともに単調に減少した。バイアス電流 500 mA での Q 値は 無バイアス下におけるよりも,減少率は緩和されている。交流電流 の増加による Q 値の低下は薄膜インダクタにおいても認められる。 Sato ら⁰はその理由として,励磁電流とともに磁性体の保磁力が増 加し,ヒステリシス損失の増大を招くことをあげている。本論文の 試作インダクタにおいても同様の理由と考えられる。

3.3 磁界解析

磁性層にフェライトを用い導体間の磁性体で充填した新規構造プ レーナインダクタにおいて,大きな Q 値を得ることができた。以 下において,インダクタ構造が電磁気特性へ及ぼす効果を2次元有 限要素法 (Maxwell, アンソフトジャパン)による磁界解析によっ て明らかにする。ここで、フェライトの磁気特性は線形近似し、導 体電流値 2A で解析した。解析の対象としたインダクタは導体厚み 50 µm のものである。5 MHz でのプレーナインダクタ断面における 3 つの x 軸方向, すなわち, 導体中央, 導体表面から 5 µm 位置で の上部フェライト層,導体底面から 5µm 位置での下部フェライト 層における磁束密度分布を Fig. 6 に示す。この図での原点 (distance = 0 µm) が,インダクタの中心となる。導体中央ラインでの 磁束密度分布を見ると、導体部分での磁束密度が小さくなっており、 上下磁性層を渡る磁束は導体間の磁性層を通っていることが分かっ た。上部フェライト層の磁束密度が下部フェライト層の 1/4~1/2 となっているのは,透磁率の差が反映されているためである。金属 磁性薄膜型プレーナインダクタの磁束密度分布は導体間の磁気結合 が大きいため、導体列中央部で最大を示すことが報告されている。。 一方,本論文のプレーナインダクタでは,距離に対して比較的フラ ットな磁束密度分布を示すことが Fig. 6 から分かった。これは,導 体で発生した磁束の一部が導体を囲っているフェライト内で閉じる ことで,導体間の磁気結合が金属磁性膜型に比べて小さいことを示 唆するものである。磁界解析から算出した 5 MHz での各種損失の



Fig. 6 Magnetic flux distribution of a planar inductor

解析結果をTable 2 にまとめた。磁性体の損失は測定値を用いている。解析モデルの正しいことは,インダクタンス L,Q 値ともに実験結果に近い値を再現していることから証明された。この結果によると,全損質抵抗 R_{total} に対する導体の交流損失 R_{ac} の割合は 2.4% と低く抑えられており,本論文で提案する新規構造プレーナインダクタが損失低減に有効なことが解析的に示された。さらなる高性能化を求めようとした場合,損失の大半を占めている導体の直流抵抗 R_{dc} と磁性体の損失 R_{mag} を小さくすることの有効性が,同じくTable 2 から明らかとなった。特に,大きな直流電流がバイアスさ

Table 2 Loss analysis

Magnetic	layer	NiCuZn ferrite
Structu	re	All ferrite
Coil struc	eture	Single spiral 14 turns
Coil thicknes	ss (µm)	50
Inductance	(μH)	1.4
Loss (Ω)	$R_{ m dc}$	0.67
	$R_{ m ac}$	0.03
	$R_{ m mag}$	0.57
Q factor at	5 MHz	34.4

れた使い方をされる場合,導体直流抵抗 R_{dc} を小さくすることが重要となる。

4 **まとめ**

磁性層をスクリーン印刷法で形成した NiZn フェライト厚膜を用 い,かつ,電気めっき法でスパイラルコイルを形成し,その導体間 を磁性体で充填することで,インダクタンス L=1.4~1.5 µH,Q= 40~70 という高品質なプレーナインダクタを実現した。磁界解析 によると,上下磁性層間を渡る磁束のほとんどが導体間のフェライ ト部分を通っており,このことが導体損失の小さい高Q値プレー ナインダクタを実現したと理解できた。

参考文献

- 1) **溝口徹彦:日本応用磁気学会,20**(1996)922
- S. Sugawara, A. Nakamori, Z. Hayashi, M. Edo, H. Nakazawa, Y. Katayama, M. Gekinozu, K. Matsuzaki, A. Matsuda, E. Yonezawa, and K. Kuroki: IPEC-Tokyo, (2000), 303
- 3) 大谷充昭: EDN Japan, 8(2001)59
- 4) T. Sato, K. Yamasawa, H. Tomita, T. Inoue, and T. Mizoguchi: IPEC-

Tokyo, (2000), 303

- 5) 小野寺隆視,村上進,高田健一,白川究,三寺正雄:第24回日本応用磁気学会学術講演概要集,(2000)215
- 6) 井上哲夫,佐藤敏郎,溝口徹彦:電気学会研究会資料,MAG-95-129(1995)117