|
■■■■■■■■■■■■■■■■■■■ 川崎製鉄技報 KAWASAKI STEEL GIHO Vol.26 (1994) No.2 ■■■■■■■■■■■■■■■■■■■ |
| 0.8μm CMOS ASCP製品 0.8-micro CMOS ASCPs 慶田 久彌(Hisaya Keida) 林 博之(Hiroyuki Hayashi) 吉清 恭一(Kyoichi Kissei) |
| 要旨 : 0.8μm2層配線CMOSテクノロジーを採用したASCP製品(ゲートアレイ，エンベデッドアレイ，スタンダードセル)を開発した。業界最高水準の最大搭載ゲート規模と低消費電力を実現した。困難化するテストの容易化手法としてCrossCheck社のArrayTest技術を採用した。ArrayTestの採用によりCrossCheckテスト構造において0.8μmとしては初めて非同期回路にも対応可能なATPG(テストパターン自動生成)を可能にした。さらにメモリー，8ビットCPU等の大規模マクロも用意することにより，システムオンチップのニーズにこたえた。 |
| Synopsis : The 0.8-micron double layer metal ASCPs(Application Specific Customized Products such as gate array, embedded array and standard cell) have been developed. All products have achieved one of the highest raw gate counts and the least power in the industry. The circuit on the chip has become larger, and the difficulty of the test has increased dramatically. Considering this situation, Kawasaki Steel has decided to introduce the CrossCheck CX-ArrayTest tecnology into all of the 0.8-micron ASIC products. CrossCheck CX-ArrayTest features the ATPG(automatic test pattern generation) even for the asynchronous circuit. Kawasaki Steel also has developed the BIST circuit for memory testing and JTAG compatible boundary scan circuit for board level testing. For very large system design, the memory or other large functions are indispensable. The 0.8-micron ASCPs support the on-chip memory compiler and the originally developed 8-bit CPU core which is compatible with Zilog Z80. |
| 本文（PDF: 5P/242kb） |